论文推介丨深圳平湖实验室 · 面向特高压大电流功率器件的8英寸200 μm 4H-SiC厚膜同质外延研究

蔡子东, 江奕天, 叶正, 伍子豪, 房育涛, 夏云, 陈刚, 胡浩林, 万玉喜. 面向特高压大电流功率器件的8英寸200 μm 4H-SiC厚膜同质外延研究[J]. 人工晶体学报, 2026, 55(2): 264-273.

CAI Zidong, JIANG Yitian, YE Zheng, WU Zihao, FANG Yutao, XIA Yun, CHEN Gang, HU Haolin, WAN Yuxi. Homoepitaxial Growth of 8-Inch 200 μm 4H-SiC Thick Film for Ultra-High Voltage and High-Current Power Devices[J]. Journal of Synthetic Crystals, 2026, 55(2): 264-273.

//文章导读

本文中所开展的同质外延实验均基于垂直进气热壁式高温CVD设备进行，反应室结构采用顶部向下垂直供气、底部抽气的设计。为实现反应气体在衬底表面的均匀分布，将喷淋头设计进行优化。通过底部的石墨电阻通入大电流进行衬底加热，并针对8英寸衬底优化温场，在1600 ℃的外延温度下保证良好的温度均匀性。主要设计了2种厚膜外延结构，如图1所示，图1(a)为IGBT结构外延片，图1(b)为二极管/MOSFET结构外延片。

通过高温CVD实验制备了IGBT结构外延片，其厚度测试数据如图2所示。图2(a)为IGBT结构外延片截面SEM照片。由于掺杂浓度的差异，可以从图像衬度上对p型外延层、缓冲层与n型外延层进行区分。经过测量可知，厚度的实测值与目标值偏差仅为~1%，显示了精准的外延厚度控制能力。对该外延片不同半径区域取样进行截面SEM观测，并统计各区域外延层的厚度，结果如图2(b)所示，外延层总厚度的均值为199.6 μm，不均匀性仅为0.95%。同时，对该外延片进行傅里叶红外光谱测试，通过拟合计算可以得到外延层的厚度，如图2(c)所示，外延总厚度均值为199.0 μm，厚度不均匀性为0.74%。图2(d)展示了n型外延厚度拟合数据，其均值为177.1 μm，厚度不均匀性为0.86%。

图3(a)是同一片外延片不同位置的n型外延层的掺杂浓度测试结果，掺杂浓度均值为1.94×10¹⁴ cm^-3，不均匀性为3.92%。在同一设备上生长了8个批次的、具有相同外延结构的样品，并对其进行汞探针C-V测试载流子浓度，结果如图3(b)所示。

为减少轰击时间、提高测试精确度与降低成本，在4H-SiC衬底上生长了具有相同Al掺杂浓度与生长条件的p型SiC外延单层，区别在于厚度仅为4 μm。对该样品进行SIMS测试，测试结果如图4所示，外延层中Al掺杂浓度约1.05×10¹⁹ cm^-3。在本次SIMS测试中，Al浓度的检出限约为1×10¹⁶ cm^-3，因此图4中深度超过4 μm的信号来自衬底，显示衬底中的Al浓度低于检出限。

图5展示了CMP后的IGBT结构外延片与其对应的p型外延层的表面缺陷扫描数据。从图5(a)可以发现，p型外延片表面存在较多的三角形缺陷，其面密度为2.23 cm-2，与之相对应的IGBT结构外延片（见图5(c)）存在大量的三角形缺陷及其衍生的基平面位错（BPD）。对缺陷进行精细分析后发现，绝大多数的BPD都是由掉落物导致的三角形缺陷扩展形成。如图6所示，虚线框内为一个三角形缺陷的放大图，实线框内为该三角形缺陷衍生的BPD及其他缺陷。分析认为，p型外延层中的高Al掺杂浓度导致的晶格失配诱导了三角形缺陷的形成，进而在IGBT结构的外延生长过程中扩展，导致可用面积严重降低。为了验证该猜想，将生长速率从60 μm/h降低至25 μm/h以提升Al源的掺杂效率，并将TMAl流量从660 sccm调整至300 sccm，重新生长了p型外延层，缺陷表征结果如图5(b)所示，三角形缺陷密度降低至0.5 cm-2。鉴于IGBT结构中三角形缺陷的来源还有可能来自外延过程中的掉落物，因此本团队对此进行了两方面优化：一方面在外延生长前通入了300 sccm HCl和150 slm H2原位清洁，减少衬底表面掉落颗粒；另一方面对于外延生长过程中掉落的颗粒，通过优化C/Si比，并在外延过程中通入500 sccm HCl气体辅助刻蚀，抑制SiC外延副产物在腔室部件上的沉积，从而减少颗粒的掉落。最终生长的IGBT结构的可用面积显著提升至46.5%（见图5(d)）。同样地，本文生长了二极管/MOSFET结构，其外延片可用面积（以芯片面积10 mm×10 mm计）高达96.9%（见图5(e)）。

对图5(d)和图5(e)所展示的外延材料进行μ-PCD少子寿命测试，结果如7(a)、(b)所示。其中，IGBT结构外延片的平均少子寿命为5.65 μs，二极管/MOSFET结构外延片的平均少子寿命为5.24 μs，已达到双极型器件对少子寿命的要求。

图8(a)、(b)分别为IGBT结构外延片中心、边缘（半径85 mm处）的表面原子力显微镜（AFM）照片，其对应的均方根粗糙度（20 μm×20 μm）分别为0.12、0.30 nm。对应的，二极管/MOSFET结构外延片中心（见图8(c)）、边缘（见图8(d)）的表面均方根粗糙度（20 μm×20 μm）分别为0.12、0.25 nm。二者表面均没有出现宏观台阶（macro-step）或者台阶聚集（step bunching）现象。

本文研究了面向特高压大电流器件应用的SiC外延生长技术，并成功实现了厚度高达200 μm的高质量同质外延膜生长。测试数据表明，在优化后的工艺条件下，外延厚度约为199.6 μm，掺杂浓度约为1.9×10¹⁴ cm^-3，厚度不均匀性仅为0.95%，掺杂浓度不均匀性仅为3.92%。在10 mm×10 mm芯片尺度下，IGBT结构外延片的可用面积达到46.5%，二极管/MOSFET结构外延片的可用面积高达96.9%，二者少子寿命均大于5 μs，满足双极型器件对外延层少子寿命的要求。AFM测试显示样品表面粗糙度较低，形貌良好。研究表明，对p型外延层三角形缺陷数量与外延过程中掉落物的控制是降低缺陷密度、提升厚膜外延片可用面积的关键技术路径，同时也是提升外延片少子寿命的重要因素。本研究展示了高均匀性、低缺陷密度、高少子寿命的SiC同质外延厚膜实现方案，对SiC特高压器件的制备及其在新型储能、智能电网等领域的产业化应用具有重要意义。在未来，通过设备腔室与石墨件优化进一步控制掉落物、优化外延工艺提升均匀性、增加高温氧化与退火工艺等提升少子寿命，将有望进一步提升SiC厚膜外延性能，推动SiC在特高压功率应用领域的产业化进程。

长按识别