27.9dBm,超轨输出!深圳大学毛军发院士携罗迅等ISSCC2026发布数字功放DPA,5.1GHz输出PAE46.2%,引领全球!

大家好，我是RFIC抛砖，今天是2026年2月26日，继续坚持给大家分享最新射频技术动态，欢迎点评转发！

01 前言

一、研究背景：CMOS 射频前端的“短板效应”

在 5G-Advanced 及未来 6G 通信（Sub-7GHz 频段）的应用场景中，手机终端和微基站对数字功率放大器（DPA）的集成度提出了严苛要求。然而，半导体工艺的演进却带来了一个悖论：

• 工艺越先进，耐压值越低：40nm 及更先进工艺的击穿电压不断下降。

• 通信标准越高，功率需求越大：高性能 WiFi 7 和 6G 要求更高的峰值功率以覆盖更远的通信距离。

在传统的电压型 DPA 中，输出摆幅就像一个在固定透明盒子里跳动的乒乓球：

• 理论枷锁：对于 50% 占空比的方波，基波分量的峰值 Vout+ 永远被限制在2VDD/π 以内。

• 技术痛点：为了获得更高功率，工程师不得不增加并联的单元数量。但这会带来巨大的寄生电容，导致高频下的效率（Efficiency）和带宽（Bandwidth）急剧恶化。

深圳大学罗迅团队旨在解决的问题很明确：如何在不增加电源电压的前提下，让输出电压摆幅“跳”出电源轨（Rail）的限制？

三、 核心创新：PVPN 动态电压步进机制

1. 问题根源：静止的电源轨

传统设计中，VDD和地线GND是静止的。开关在两者之间切换时，电压摆幅被“焊死”在了VDD之内。

2. 解决方案：让“轨”动起来

PVPN 的核心思想是利用互感耦合，让电源端VD和地端VSS不再是平直的直流线，而是产生与信号同步的周期性波动。

3. 电路实现

• 原理解析：在 SCPA 的充放电路径上引入对称耦合线。当一侧充电电流 ID增大时，通过耦合在另一侧地路径感应出电流，从而改变VD和 VSS的瞬时电位。

• 性能收益：在开关切向高电平的瞬间，VDD 端产生一个向上的“冲劲”；切向低电平时，GND端产生一个向下的“坠劲”。

• 细节解析：PVPN 并非使用分立元件，而是利用芯片顶层的 AP、M9、M8 三层厚金属构建了三维叠层耦合结构。

• 设计意图：这种叠层设计能最大程度降低寄生电阻损耗，同时通过精确调节耦合系数 k，确保在 4.5~7.2GHz 整个超宽频段内都能产生稳定的电压步进效应。

四、 系统实现：高集成度的极坐标架构

为了将 PVPN 的潜力发挥到极致，团队构建了一套紧凑且高效的整体架构：

1. 极坐标（Polar）阵列：系统由两组完全对称的子 SCPA（Sub-SCPA）构成。每组包含 6-bit MSB（温度计码控制）和 3-bit LSB（二进制码控制），实现了总共 9-bit 的高精度幅度控制。

2. MSVPCT 变压器：中央核心采用了一个金属叠层电压功率合成变压器。该变压器通过 3D 堆叠设计，将插入损耗（Insertion Loss）压缩至仅 1.02dB，实现了高效的功率加总。

3. Cascode 保护电路：为了应对“超轨”带来的高电压挑战，单位元采用了 Cascode（级联）反相器结构。这种设计精妙地通过分压机制，保护了薄氧化物晶体管不被击穿，确保了长期工作的可靠性。

通过 40nm CMOS 工艺流片验证，该芯片展现了极强的竞技力：

• 峰值功率：在 5.1GHz 处测得峰值 Pout 为 27.92dBm（接近 0.6 瓦），远超同类 40nm CMOS 设计。

• 效率表现：峰值漏极效率（DE）高达 46.2%。即便在 6dB 功率回退点（PBO），效率仍能维持在 38.3%。

• 高阶调制支持：

• 在 200MHz 带宽 64-QAM信号下，平均功率 21.98dBm，EVM 低至 -25.1dB。

• 支持80MHz 256-QAM信号，满足 WiFi 7 的高标准线性度要求。